10/521442 PCT/JP03/08761 10.07.03

Rec'd PCT/PTO 14 JAN 2008

# 日本国特許庁

JAPAN PATENT OFFICE

REC'D 0 1 AUG 2003

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 7月15日

出 願 番 号

Application Number:

特願2002-205635

[ ST.10/C ]:

[JP2002-205635]

出 願 人 Applicant(s):

パイオニア株式会社

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

2003年 1月14日

特 許 庁 長 官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 57P0158

【提出日】 平成14年 7月15日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 51/00

【発明の名称】 有機半導体素子

【請求項の数】 6

【発明者】

【住所又は居所】 埼玉県鶴ヶ島市富士見6丁目1番1号 パイオニア株式

会社 総合研究所内

【氏名】 吉澤 淳志

【特許出願人】

【識別番号】 000005016

【氏名又は名称】 パイオニア株式会社

【代理人】

【識別番号】 100079119

【弁理士】

【氏名又は名称】 藤村 元彦

【手数料の表示】

【予納台帳番号】 016469

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9006557

【プルーフの要否】 要

### 【書類名】 明細書

【発明の名称】 有機半導体素子

【特許請求の範囲】

【請求項1】 ソース電極及びドレイン電極間に挟持されたp型有機半導体層を備えた有機半導体素子であって、前記p型有機半導体層の中間に介在されたn型有機半導体層と、前記n型有機半導体層に包埋されたゲート電極と、を備えたことを特徴とする有機半導体素子。

【請求項2】 前記ゲート電極は平板状であることを特徴とする請求項1記載の有機半導体素子。

【請求項3】 前記ゲート電極は櫛状又は簾状であることを特徴とする請求項1記載の有機半導体素子。

【請求項4】 ソース電極及びドレイン電極間に挟持された n 型有機半導体層を備えた有機半導体素子であって、前記 n 型有機半導体層の中間に介在された p 型有機半導体層と、前記 p 型有機半導体層に包埋されたゲート電極と、を備えたことを特徴とする有機半導体素子。

【請求項5】 前記ゲート電極は平板状であることを特徴とする請求項4記載の有機半導体素子。

【請求項6】 前記ゲート電極は櫛状又は簾状であることを特徴とする請求項4記載の有機半導体素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、キャリア移動性の有機化合物からなる有機半導体層を備えた有機半導体素子に関する。

[0002]

【従来の技術】

有機半導体層に電圧を加えると有機半導体層に電荷密度が増加するので、有機 半導体層上に1対の電極を設けその間に電流を流すことが可能になる。例えば、 縦型構造のSIT (静電誘導形トランジスタ)構造の有機トランジスタなどの有

機半導体素子においては、有機半導体層を挟むソース電極及びドレイン電極の間のゲート電極で有機半導体層の厚さ方向に電圧を印加し、有機半導体層の厚さ方向の電流をスイッチングできる。

[0003]

SITは、図1に示すように、有機半導体層13を1対のソース電極11及びドレイン電極15で挟み、有機半導体層の厚さ方向の途中にゲート電極14を形成した3端子構造を有する。そのゲート電極に電圧を印加し、有機半導体層にできる空乏層DpLによってソース電極及びドレイン電極間の電流を制御することができる。

[0004]

【発明が解決しようとする課題】

SIT構造の有機トランジスタでは、例えば、正電荷を印加したゲート電極14の複数の短冊形枝部の周りに生じる有機半導体層の複数の空乏層DpLによって、ソース電極及びドレイン電極間の膜厚方向のキャリア移動を阻止する。

しかしながら、空乏層DpL各々の拡がりが不十分であると、図2に示すがート電極14の短冊形枝部の間隔Wを空乏層DpLで埋めることができず、漏れ電流が増加する。すなわち、キャリア移動を阻止し漏れ電流減少のためにゲート電極の短冊形枝部の間隔を狭めるには、微細構造のマスクを用いたゲート電極の形成が必要となる。

[0005]

一般に、SIT構造の有機トランジスタにおける有機半導体層の膜厚は数百 n mであり、ソース電極及びドレイン電極の間に形成されるべきゲート電極も50~100 n mといった厚さとなる。そうすると有機半導体層、ゲート電極、有機半導体層と順次成膜した際、有機トランジスタは、ゲート電極の複数の短冊形枝部が、そのまま、その後工程で積層される有機半導体層やドレイン電極に転写され、表面に凹凸が残ってしまい、漏れ電流の増加に影響する。

[0006]

本発明の解決しようとする課題には、電極間の漏れ電流の発生を抑制した有機 半導体素子を提供することが一例として挙げられる。



## 【課題を解決するための手段】

請求項1記載の有機半導体素子は、ソース電極及びドレイン電極間に挟持されたp型有機半導体層を備えた有機半導体素子であって、前記p型有機半導体層の中間に介在されたn型有機半導体層と、前記n型有機半導体層に包埋されたゲート電極と、を備えたことを特徴とする。

[0008]

請求項4記載の有機半導体素子は、ソース電極及びドレイン電極間に挟持されたn型有機半導体層を備えた有機半導体素子であって、前記n型有機半導体層の中間に介在されたp型有機半導体層と、前記p型有機半導体層に包埋されたゲート電極と、を備えたことを特徴とする有機半導体素子。

[0009]

## 【発明の実施の形態】

本発明による有機半導体素子の実施形態例として有機トランジスタを図面を参照しつつ説明する。

図3は、実施形態のSIT構造の有機トランジスタの断面を示す。有機トランジスタにおいて、基板10上のソース電極上に、第1p型有機半導体層13p1、第1n型有機半導体層13n1、ゲート電極14、第2n型有機半導体層13n2、第2p型有機半導体層13p2及びドレイン電極15が順に積層されている。これら有機半導体層はキャリア移動性を有しており、第1p型有機半導体層13p1及び第2p型有機半導体層13n1及び第2n型有機半導体層13n2はn型材料(電子輸送性)からなる。かかる素子はpnpの接合を備え、それぞれがソース電極11、ゲート電極14及びドレイン電極15に接続されている。よって、実施形態の有機トランジスタは、全体として、ソース電極11及びドレイン電極15間に挟持されたp型有機半導体層を備えた有機半導体素子であって、このp型有機半導体層(第1p型有機半導体層13p1及び第2p型有機半導体層13p2)の間に介在されたn型有機半導体層(第1n型有機半導体層13n1及び第2n型有機半導体層13n2)によって、キャリアの移動が制御され

る。かかるn型有機半導体層へ制御用の電圧を一様に印加するため、ゲート電極 14がn型有機半導体層に包埋されている。

[0010]

図4に示すように、ゲート電極14はソース電極11及びドレイン電極15の どちら側から見ても、これら電極を覆うように、形成されている。

この実施形態の有機トランジスタは、例えば、次のように製造される。

まず、図5に示すように、基板10上にソース電極11を形成する。例えばスパッタ法によりインジウム錫酸化物(ITO)又はクロム(Cr)からなるソース電極11を膜厚50nmで成膜する。なお、ソース電極に限らず各電極形成には蒸着、スパッタ、CVDなどの方法を用いることができる。

[0011]

次に、図7に示すように、第1p型有機半導体層13p1上に、第1n型有機 半導体層13n1として、銅フタロシアニン(いわゆる、CuPc)などのポル フィリン化合物又はトリス(8-ヒドロキシキノリン)アルミニウム錯体(いわ ゆる、Alq3)などのキノリン誘導体を膜厚25nmで抵抗加熱蒸着により成 膜する。

[0012]

次に、図 8 に示すように、A 1 をゲート電極 1 4 として膜厚 5 0 n mで抵抗加熱蒸着法により平板状に形成する。なお、ゲート電極 1 4 全体を例えば L i O 2 などの電子注入層の数 n m膜厚で被覆するようにも構成できる。

次に、図9に示すように、ゲート電極14上に、第2n型有機半導体層13n 2として、第1n型有機半導体層と同じCuPc又はA1q3を膜厚25nmで 抵抗加熱蒸着により成膜する。

[0013]

次に、図10に示すように、第2n型有機半導体層13n2上に、第2p型有

機半導体層13 p 2 として第1 p 型有機半導体層と同じα-N P D を膜厚25 n mで成膜する。

最後に、図11に示すように、第2p型有機半導体層13p2上に、ドレイン電極15としてA1を膜厚200nmで抵抗加熱蒸着法で成膜して有機トランジスタが作製できる。

## [0014]

得られた有機トランジスタの動作は、図12に示すように、例えばドレイン電極15接地して、ソース電極11の電位を+10Vとした状態で、ゲート電極14の電位を+20Vとすると障壁が高くなりオフ状態となる。一方、図13に示すように、同じくドレイン電極15接地でソース電極11の電位を+10Vとした状態で、ゲート電極14を開放すると有機半導体層同士の接合だけとなるのでオン状態となり、電流が流れる。

## [0015]

なお、上記実施形態では、pnp接合の例を示したが、npn接合でも構成できる。この場合の素子は、図14に示すように、基板10上のソース電極上に、第1n型有機半導体層13n1、第1p型有機半導体層13p1、ゲート電極14、第2p型有機半導体層13p2、第2n型有機半導体層13n2及びドレイン電極15が順に積層される。よって、有機トランジスタは、ソース電極11及びドレイン電極15間に挟持された第1及び第2n型有機半導体層13n1及び13n2のn型有機半導体層に挟持された第1p型有機半導体層13p1及び第2p型有機半導体層13p2のp型有機半導体層を備え、かつ、第1p型有機半導体層13p1及び第2p型有機半導体層を備え、かつ、第1p型有機半導体層13p1及び第2p型有機半導体層13p2に包埋されたゲート電極14を有するように、構成することもできる。

### [0016]

また、上記実施形態では、ゲート電極14は平板状に成膜しているが、この他に、図15に示すように、ゲート電極14は複数の短冊形枝部とした櫛状又は簾状で形成され得る。この場合、ゲート電極は接触する有機半導体層にほぼ一様に電圧を印加できる形状であればよい。

さらに、図16に示すように、上記SIT構造の有機トランジスタの構造にお

いて、第1p型有機半導体層13p1及び第2p型有機半導体層13p2を正孔輸送層としてソース電極11及び第1p型有機半導体層13p1間に電子輸送性の有機発光層16を設けることによって、有機トランジスター体型有機エレクトロルミネッセンス素子を構成できる。これにより、電流の注入によって発光するエレクトロルミネッセンス(以下、ELともいう)を呈する有機化合物材料の少なくとも1つの薄膜からなる有機発光層を含む有機材料層を各々がアクティブ素子を備えた複数の有機EL素子を、マトリクスなどの所定パターンにて表示パネル基板上に形成できる。

[0017]

有機EL素子は、光を取り出す側を透明材料で構成して基板上の1対の電極層間に、有機材料層を順次積層されて構成される。例えば、トップエミッション構成の場合には、図16に示すものとは、逆に、ドレイン電極15と第2p型有機半導体層13p2との間に有機発光層16を設けることもできる。

## 【図面の簡単な説明】

【図1】

有機トランジスタを示す断面図。

【図2】

図1の線AAにおける断面図。

【図3】

本発明による実施形態の有機トランジスタの断面図。

【図4】

図3の線AAにおける断面図。

【図5】

本発明による実施形態の有機トランジスタの製造工程の一部を示す断面図。

【図6】

本発明による実施形態の有機トランジスタの製造工程の一部を示す断面図。

【図7】

本発明による実施形態の有機トランジスタの製造工程の一部を示す断面図。

【図8】

本発明による実施形態の有機トランジスタの製造工程の一部を示す断面図。 【図9】

本発明による実施形態の有機トランジスタの製造工程の一部を示す断面図。

【図10】

本発明による実施形態の有機トランジスタの製造工程の一部を示す断面図。

【図11】

本発明による実施形態の有機トランジスタの製造工程の一部を示す断面図。

【図12】

本発明による実施形態の有機トランジスタの動作説明図。

【図13】

本発明による実施形態の有機トランジスタの動作説明図。

【図14】

本発明による他の実施形態の有機トランジスタの断面図。

【図15】

本発明による他の実施形態の有機トランジスタの断面図。

【図16】

本発明による他の実施形態の有機トランジスター体型有機エレクトロルミネッセンス素子を示す断面図。


【符号の説明】

- 10 基板
- 11 ソース電極
- 13 第1有機半導体層
- 14 ゲート電極
- 15 ドレイン電極
- 16 有機発光層




図面


【図1】




【図2】




[図3]




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




## [図10]




【図11】




## 【図12】




【図13】




【図14】




【図15】



【図16】





【書類名】 要約書

【要約】

【課題】 電極間の漏れ電流の発生を抑制した有機半導体素子を提供する。

【解決手段】 ソース電極及びドレイン電極間に挟持されたp型有機半導体層を備えた有機半導体素子において、p型有機半導体層の中間に介在されたn型有機半導体層と、n型有機半導体層に包埋されたゲート電極と、を備える。ソース電極及びドレイン電極間に挟持されたn型有機半導体層を備えた有機半導体素子において、n型有機半導体層の中間に介在されたp型有機半導体層と、p型有機半導体層に包埋されたゲート電極と、を備える。

【選択図】 図3

## 出願人履歴情報

識別番号

[000005016]

1.変更年月日

,1990年 8月31日

[変更理由]

新規登録

住 所

東京都目黒区目黒1丁目4番1号

氏 名

パイオニア株式会社